GB/T 36474-2018 半导体集成电路第三代双倍数据速率同步动态随机存储器 (DDR3 SDRAM)测试方法_标准下载

GB/T 36474-2018 半导体集成电路第三代双倍数据速率同步动态随机存储器 (DDR3 SDRAM)测试方法

Semiconductor integrated circuit—Measuring methods for double data rate 3 synchronous dynamic random access memory(DDR3 SDRAM)

GB/T 36474-2018

国家标准推荐性

收藏报错

标准GB/T 36474-2018标准状态

发布于：2018-06-07
实施于：2019-01-01
废止

标准详情

标准名称：半导体集成电路第三代双倍数据速率同步动态随机存储器 (DDR3 SDRAM)测试方法
标准号：GB/T 36474-2018
中国标准分类号：L56
发布日期：2018-06-07
国际标准分类号：31.200
实施日期：2019-01-01
技术归口：全国集成电路标准化技术委员会
代替标准：
主管部门：工业和信息化部（电子）
标准分类：电子学集成电路、微电子学

内容简介

国家标准《半导体集成电路第三代双倍数据速率同步动态随机存储器 (DDR3 SDRAM)测试方法》由TC599（全国集成电路标准化技术委员会）归口，主管部门为工业和信息化部（电子）。
本标准规定了半导体集成电路第三代双倍数据速率同步动态随机存储器（DDR3SDRAM）功能验证和电参数测试的方法。本标准适用于半导体集成电路领域中第三代双倍数据速率同步动态随机存储器（DDR3SDRAM)功能验证和电参数测试。

起草单位

中国电子技术标准化研究院、上海高性能集成电路设计中心、成都华微电子科技有限公司、西安紫光国芯半导体有限公司、武汉芯动科技有限公司、

起草人

孔宪伟、殷梦迪、高专、刘建明、尹萍、巨鹏锦、

相近标准

20182269-T-339 半导体集成电路射频发射器/接收器测试方法
SJ/T 10083-1991 半导体集成电路CT54161/CT74161型4位二进制同步计数器(异步清除)
SJ/T 11702-2018 半导体集成电路串行外设接口测试方法
SJ/T 10805-2018 半导体集成电路电压比较器测试方法
SJ/T 10070-1991 半导体集成电路CH2021型4位二进制同步加/减计数器 (双时钟)详细规范
SJ/T 10741-2000 半导体集成电路 CMOS电路测试方法的基本原理
SJ/T 10048-1991 半导体集成电路CT54LS169/CT74LS169型4位二进制同步加/减计数器
JB/T 5580-1991 半导体集成电路机电仪专用数字电路测试方法
SJ/T 11706-2018 半导体集成电路现场可编程门阵列测试方法
SJ/T 10804-2000 半导体集成电路电平转换器测试方法的基本原理

* 特别声明：资源收集自网络或用户上传，版权归原作者所有，如侵犯您的权益，请联系我们处理。

标准网本地下载